Sii Poland

SII UKRAINE

SII SWEDEN

  • Trainings
  • Career
Join us Contact us
Back

Sii Poland

SII UKRAINE

SII SWEDEN

Back

Design Engineer with RF, Analog and Mixed Signal (f/m/x)

  • Regular
  • Hybrid, 
  • Office
  • Noida
This offer base language is English. Translate into Polish.
This translation is generic and may include errors. Show original text

Technologies & tools

We are looking for a candidate to join a global semiconductor EDA methodology team supporting R&D. The role involves aligning with EDA vendors such as Cadence, deploying standardized design flows, and supporting analog and RF engineering teams across multiple design centers.

Your tasks

  • Supporting and developing semiconductor EDA design methodologies and flows using Cadence tools for analog and RF circuit design
  • Acting as a technical interface between EDA vendors and R&D teams to ensure tool stability and smooth deployment
  • Deploying standardized chip design workflows across global design centers
  • Ensuring efficient chip design operations through debugging, troubleshooting, and methodology improvements
  • Collaborating with global engineering teams to improve analog/RF design efficiency and productivity

Requirements

  • Experience with Cadence Virtuoso, including Schematics and ADE
  • Knowledge of AMS and RF circuit design workflows and understanding of physical design flow, including floorplan, P&R, LVS, DRC, and antenna checks
  • Strong knowledge of Unix/Linux environments
  • Experience in EDA methodology deployment, debugging, technical documentation, and communication
  • Fluent English required

Nice to have

  • Cadence SKILL scripting
  • Design migration across process nodes/foundries
  • DesignSync / data management tools
  • Advanced analog/RF design experience
  • Multi-site EDA tool deployment support

Job no. 260416-ASRJY

Sii ensures that all hiring decisions are made solely on the basis of qualifications and competence. We are committed to equal and fair treatment of all, regardless of legally protected characteristics. At Sii, we promote a diverse and inclusive work environment, in full compliance with applicable anti-discrimination laws.

Technologie i narzędzia

Poszukujemy kandydata, który dołączy do globalnego zespołu zajmującego się metodologią EDA w branży półprzewodników, wspierającego prace badawczo-rozwojowe. Rola ta obejmuje współpracę z dostawcami EDA, takimi jak Cadence, wdrażanie ustandaryzowanych przepływów projektowych oraz wspieranie zespołów inżynierów analogowych i RF w wielu centrach projektowych.

Twoje zadania

  • Wspieranie i rozwijanie metodologii i przepływów projektowania półprzewodników EDA przy użyciu narzędzi Cadence do projektowania obwodów analogowych i RF
  • Pełnienie roli interfejsu technicznego między dostawcami EDA a zespołami badawczo-rozwojowymi w celu zapewnienia stabilności narzędzi i płynnego wdrożenia.
  • Wdrażanie ustandaryzowanych procesów projektowania układów scalonych w globalnych centrach projektowych
  • Zapewnienie wydajnych operacji projektowania układów scalonych poprzez debugowanie, rozwiązywanie problemów i ulepszenia metodologii
  • Współpraca z globalnymi zespołami inżynieryjnymi w celu poprawy wydajności i produktywności projektowania analogowego/RF

Wymagania

  • Doświadczenie z Cadence Virtuoso, w tym schematami i ADE
  • Znajomość procesów projektowania obwodów AMS i RF oraz zrozumienie fizycznego przepływu projektu, w tym planu piętra, P&R, LVS, DRC i kontroli anteny
  • Dobra znajomość środowisk Unix/Linux
  • Doświadczenie we wdrażaniu metodologii EDA, debugowaniu, dokumentacji technicznej i komunikacji
  • Wymagana biegła znajomość języka angielskiego

Mile widziane

  • Skrypty Cadence SKILL
  • Migracja projektów między węzłami procesowymi/odlewniami
  • DesignSync / narzędzia do zarządzania danymi
  • Zaawansowane doświadczenie w projektowaniu analogowym/RF
  • Wsparcie wdrażania narzędzi EDA w wielu lokalizacjach

Nr oferty 260416-ASRJY

Sii ensures that all hiring decisions are made solely on the basis of qualifications and competence. We are committed to equal and fair treatment of all, regardless of legally protected characteristics. At Sii, we promote a diverse and inclusive work environment, in full compliance with applicable anti-discrimination laws.

Quick apply

Design Engineer with RF, Analog and Mixed Signal (f/m/x)

Work mode*

Choose at least one option

angle-down

Option was not selected

Attach CV*

Uploaded file:
  • file_icon Created with Sketch.

Acceptable files: doc, docx, pdf. (max 5MB)
Please submit your file in DOC, DOCX or PDF format
The upload size is limited to 5 MB
File is empty
File was not uploaded

At any time, you may withdraw your consent to the processing of personal data, but such withdrawal shall not affect the legal compliance of any processing of such data, which had occurred before you withdrew your consent. Detailed information on the processing of your personal data is specified in the Privacy Policy.

Sii Poland follows the Procedure for reporting law violations.

Create MySii account to follow your application's status
success

Your application has been submitted

We will contact you as soon as we review your CV

Processing...

Sorry, something went wrong and your message was not delivered

Refresh the page and try again. Contact us, if problem occurs again

We’re sorry, but the selected file appears to be damaged and we can't process it.

Please try uploading a different copy or a new version of the file. Contact us, if problem occurs again.

Benefits for you

Apply now Recommend a friend

Änderungen im Gange

Wir aktualisieren unsere deutsche Website. Wenn Sie die Sprache wechseln, wird Ihnen die vorherige Version angezeigt.

Ta treść jest dostępna tylko w jednej wersji językowej.
Nastąpi przekierowanie do strony głównej.

Czy chcesz opuścić tę stronę?

Einige Inhalte sind nicht in deutscher Sprache verfügbar.
Sie werden zur englischen Version der ausgewählten Seite weitergeleitet.

Möchten Sie fortfahren?

Einige Inhalte sind nicht in deutscher Sprache verfügbar.
Sie werden auf die deutsche Homepage weitergeleitet.

Möchten Sie fortsetzen?